搜尋結果

以下是含有finfet的搜尋結果,共38

  • 《其他電子》閎康估下半年MA產能增逾20% 業績看俏

    半導體市況火熱,台灣、大陸客戶自2020年下半年開始擴大釋出訂單,半導體檢測廠—閎康(3587)亦積極擴建實驗室及購置MA相關新機台,閎康預估,下半年MA產能將新增20%以上,樂觀看來未來業績。

  • 中芯聯手大基金二期 組合資公司

     面對美方在高科技領域的制裁手段,中國大陸決定以國家隊力量應戰。剛被美國列入涉解放軍黑名單的大陸晶圓代工龍頭中芯國際4日出招應對,宣布與國家集成電路基金(大基金)二期、亦莊國投成立合資公司,發展12吋晶圓生產。 \n 根據中芯國際4日晚間公告,中芯控股、大基金二期、亦莊國投訂立合資合同以共同成立合資企業,註冊資本為50億美元,三方分別出資25.5億美元、12.245億美元、12.255億美元,分別占股51%、24.49%、24.51%。 \n 儘管川普政府在任期尾聲,美方仍持續對大陸高科技的制裁及施壓,不過,中國大陸亦傾全力協助中芯國際,除了由大基金等國家隊出馬,對中芯的財政補貼,更是大手筆。 \n 數據顯示,中芯國際第三季獲利2.56億美元,其中來自官方的補助,就高達1.38億美元。 \n 值得注意的是,美東時間3日,美國國防部將4家中企列入涉解放軍制裁黑名單,禁止美國實體對其投資後,中芯國際同日晚間即公告與大基金等成立合資公司。 \n 中芯國際曾於8月時公布此一項目,即在北京設立合資廠發展28奈米或以上製程作業的進一步詳細規劃,當時披露預計首期投資金額為76億美元,並透露合資公司業務範圍包括生產12吋積體電路晶圓、進行積體電路封裝系列以及相關技術測試。 \n 此外,中芯國際4日也在投資人互動平台上為股民注入強心針,中芯當日對於7奈米產品生產研發進度回覆稱,公司第一代FinFET 14奈米已於2019年第四季進入量產,第二代FinFET已進入小量試產。據此前中芯說法,公司第二代FinFET先進製程較現有的14奈米先進製程,性能提升20%、功耗降低57%,逼近7奈米製程。 \n

  • 台積電推N12e綠色製程 主攻AI、5G邊緣裝置

     晶圓代工龍頭台積電宣布推出12奈米世代的N12e綠色製程技術,特別針對支援人工智慧(AI)及5G的物聯網裝置及高效能邊緣運算裝置。台積電表示,隨著物聯網裝置演進至5G與AI時代,需要嶄新的基本半導體技術來支援更高效能、更佳功率、更低漏電的要求,N12e製程能夠在各種產品特性要求之間提供最佳的平衡。 \n N12e製程是台積電最先進的超低功耗製程技術,針對邊緣AI裝置進行最佳化。 N12e建立在台積電12奈米12FFC+製程技術的基礎上,可以重複使用現有的矽智財(IP)生態系統。台積電表示,這是第一種使用鰭式場效電晶體(FinFET)的超低功耗製程技術,支援超低漏電裝置和低至0.4V的超低晶片工作電壓(Vdd)設計。 \n 目前市場上首波的物聯網裝置包括連結式喇叭、智慧門鈴、連結式安全監控攝影機、智慧手錶、穿戴式裝置等,這些裝置擁有創新性且突破了技術的界限,但是仍然存在些許限制。 \n 下一世代的AI及5G物聯網裝置將會有所轉變進化,在邊緣端提供嶄新層次的智慧化及強大功能性,包括更強大、更複雜的AI神經網路,更能夠模擬人類的大腦,深層神經網路(Deep Neural Network,DNN)與卷積神經網路(Convolutional neural network,CNN)能夠提供邊緣裝置能力,遠勝現今的物聯網裝置。 \n 台積電認為,AI與5G加強版物聯網裝置將依種類與功能展現多樣性,半導體技術必須日益精進。FinFET電晶體在微縮、效能、功耗效率、漏電上都有重大突破與躍進,目前台積電量產的最先進5奈米製程即是採用FinFET技術。

  • 格芯12LP+ FinFET針對AI加速器優化 準備投入生產

    領先全球的特殊工藝半導體代工廠格芯(GLOBALFOUNDRIES)於日前宣布,旗下最先進的FinFET解決方案「12LP+」已通過技術驗證,目前準備投入生產。 \n格芯的差異化「12LP+」解決方案主要針對AI訓練以及推論應用進行優化。本解決方案建立於驗證過的平台上,具有強大的製造生態系統,可為晶片設計師帶來高效能的開發體驗,及快速的上市時間。 \n為達到性能、功耗和面積的無懈組合,12LP+導入了若干新功能,包含更新後的標準元件庫、用於2.5D封裝的中介板,與一個低功耗的0.5V Vmin SRAM記憶單元,以支援AI處理器與記憶體之間的低延遲和低功耗數據往複,得致專為符合快速增長之AI市場的特定需所制定的半導體解決方案。 \n格芯資深副總裁兼運算暨有線基礎架構部總經理Amir Faintuch表示,AI循著脈絡已會成為我們有生之年最具顛覆性的技術。越發明顯的是,AI系統的效能,特別是能運用一瓦的功率執行多少次運作,成為企業決定投資數據中心或頂尖AI應用的關鍵因素之一。我們的全新12LP+解決方案能夠直接處理這項挑戰,而AI正是本解決方案在進行設計以及優化時,不變的初衷。 \n12LP+建立在格芯14nm/12LP平台基礎上,早已出貨超過100萬個晶圓。許多公司包含Enflame和Tenstorrent等,都將格芯的12LP用於AI加速器相關應用。藉由與AI客戶緊密合作並互相學習,格芯開發出12LP+解決方案,為AI產業中的設計師提供更大的差異性以及更高的價值,並將開發及生產成本降至最低。 \n12LP+性能得以增強的特點包括:與12LP相比,將SoC級的邏輯性能提高20%,而在邏輯晶片尺寸方面則縮小10%。這些進階功能是透過12LP+的新一代標準元件庫加以達成,其中包含性能驅動的面積優化組件、單一Fin單元、新的低壓SRAM記憶單元以及改良版類比佈局設計規則。 \n格芯的AI設計參考套件及其協同開發、封裝和晶圓生產後續統包服務,增強了格芯12LP+專業應用解決方案的能力。在設計低功耗、經濟實惠且針對AI應用進行優化的電路時,更共同提供絕佳的整體體驗。格芯與生態系統夥伴間的緊密合作,亦造就了符合成本效益的開發費用,並縮短了上市時間。 \n除了12LP現有的IP產品組合之外,格芯亦將擴展12LP+的驗證範圍,藉此將PCIe 3/4/5和USB 2/3併進主機處理器。此外,也將HBM2/2e、DDR/LPDDR4/4x和GDDR6納入外部記憶體和晶片間互連技術,使設計師和客戶往小晶片架構發展。 \n格芯的12LP+解決方案已通過技術驗證,目前已準備在紐約州馬爾他的Fab 8進行生產,預計在2020下半年進行試產。格羅方德先前已宣布,將使Fab 8符合美國國際武器貿易條例(ITAR)標準和出口管制條例(EAR)於今年底生效的管制措施,透過這項舉措為Fab 8所生產的國防相關應用、裝置或組件提供機密性和完整保護。

  • 看不到台積車尾燈!陸龍頭廠認了慘輸3個世代

    看不到台積車尾燈!陸龍頭廠認了慘輸3個世代

    大陸晶圓代工龍頭中芯國際日前宣布回歸A股,將在上海證交所科創板上市,並募集200億人民幣(約台幣840億元)資金,中芯在招股書中除了暗示無法供貨給華為外,還透露自家製程技術落後競爭對手台積電2~3個世代。 \n \n綜合陸媒報導,從發展周期來看,2011年,台積電28奈米技術節點實現量產,當時中芯還處於40奈米技術,當中芯用4年時間追趕台積電步伐時,台積電已實現16奈米量產,並向10奈米邁進,如今已實現7奈米量產,但中芯國際還處於14奈米技術水準,落後台積電2~3個世代。 \n \n中芯招股書中只揭露28奈米、14奈米FinFET、第二代FinFET的N+1這3個製程技術,但業界透露,中芯研發團隊已朝新一代N+2技術轉移,推估中芯在先進製程布局上,真正的秘密武器可能會是N+2技術,或許是最接近台積電正在量產的7奈米製程,因此對於該製程世代的研發保持低調。 \n \n中芯還提到,14奈米FinFET參與研發的總人數約100 人,發展到第二代FinFET的N+1製程世代,研發團隊已擴編至300人規模。報導引述業內高層的看法,若一個先進製程的開發團隊約300 人,這數量還是偏少,像台積電開發一個全新的製程世代,通常分好幾組人同時進行,每組約500人左右,依此推估台積電投入一個製程技術的開發,研發團隊至少超過千人。 \n \n至於研發費用和營收占比,中芯占比22%為全球所有晶圓代工廠最高,反觀台積電占比只有9%,歸因於台積電規模龐大,過去大力投資研發,才有今天地位,由於中芯與台積電的營收差距太大,未來追趕先進製程進度將面臨更大挑戰,也是此次中芯上市募資的重要原因之一。

  • 解密中芯國際招股書:二代FinFET製程正在研發

    解密中芯國際招股書:二代FinFET製程正在研發

    6月1日晚間,中芯國際披露的招股書中,罕見地共有六家券商承銷:其中海通證券、中金公司作為中芯國際的聯席保薦機構(主承銷商),國泰君安、中信建投、國開證券和摩根士丹利華鑫證券則擔任中芯國際的聯席承銷商。在公開的招股書中,也透露出中芯正研發中的先進製程。 \n \n招股書顯示,中芯國際擬發行股份不超過16.8562億股,擬募集資金不超過200億元(人民幣,下同)。在中芯國際申報材料獲受理前,科創板申報大軍中擬募資最多的是中國通號的105億元(後超募0.3億),這也意味著,若中芯國際發行成功,其將取代中國通號成為科創板「募資之王」。 \n \n放眼全球晶圓製造市場,第一梯隊為台積電、英特爾、三星;中芯國際與聯華電子、格羅方德目前處於第二梯隊,並且公司正處於追趕先進製程的過程中,隨著聯華電子與格羅方德於2018年先後宣佈退出12奈米以下先進技術的研發、暫停7奈米製程的開發,中芯國際在14奈米以下先進製程節點中的競爭者正在減少。 \n \n今年一季度,中芯國際14奈米先進製程的營收占比已達到1.3%,招股書透露,其第二代FinFET製程的研發正在進行之中。此次科創板IPO公司擬投入80億元的募集資金投入「12 英寸晶片SN1項目」,以滿足建設1條月產能3.5萬片的12英寸生產線項目的部分資金需求,生產技術水平提升至14奈米及以下。 \n \n招股書顯示,中芯國際主營業務收入主要由四大項目構成,分別為:積體電路晶圓代工、光罩製造、凸塊加工及測試以及其他,其中積體電路晶圓代工最為外界所熟知,前述項目也是中芯國際報告期內的主要營收來源,報告期內占主營業務收入的比例分別為 95.94%、89.30%及 93.12%。 \n \n積體電路晶圓代工收入按製程製程劃分又可以分別成熟製程製程和先進製程製程,記者瞭解到,中芯國際是中國大陸第一家提供0.18微米技術節點的積體電路晶圓代工企業,目前公司已經開發了0.35微米至14奈米多種技術節點,應用於邏輯製程、特色製程等技術平台。 \n \n報告期內,中芯國際55/65奈米產品占比分別為20.65%、22.34%及 27.30%,0.15/0.18微米產品占比分別為35.46%、38.56%及 38.55%,另外公司將14奈米和28奈米產品收入合併計算,占比分別為8.12%、6.19%以及4.32%。 \n \n中芯國際高層也曾表示,在未來幾年中,將開始看到自己掌握技術的收入。 \n \n招股書顯示,公司已經相繼完成了28奈米HKC+製程及第一代14奈米FinFET製程的研發並實現量產,第二代FinFET製程的研發也在穩健進行中。值得一提的是,中芯國際在短時間內實現28奈米到14奈米的技術跨越中,公司首席執行官梁孟松起了很關鍵的作用,招股書裡對其介紹較為精簡,不過其個人擁有逾450項專利,曾發表技術論文350餘篇,在入職中芯國際前曾在台積電任職。 \n \n截至2019年12月31日,中芯國際擁有控股子公司37家,持有股份或權益的參股公司共26家,其中中芯上海、中芯北京、中芯天津、中芯深圳、中芯北方、中芯南方系中芯國際集成電路晶圓代工業務重要的經營主體屬於重要控股子公司。 \n \n進一步來看,中芯上海分別擁有1條12英寸產線和1條8英寸產線,其中12英寸產線定位於先進製程研發平台,目前主要專注14奈米 及以下技術節點的研發生產,另外中芯南方的一條12英寸產線同樣用於14奈米及以下技術的研發生產。 \n \n上述重要控股子公司中,包括中芯北方、中芯南方、中芯深圳等尚處於虧損狀態,對此中芯國際解釋稱,中芯北方和中芯深圳運營時間短,尚處於折舊高峰期、客戶及市場有待進一步開發的影響;而截至 2019 年 12月31日,中芯南方仍處於開辦期,其運營的12英寸先進製程產線處於試生產階段,因此報告期內形成了一定虧損。 \n \n需要注意的是,在積體電路晶圓代工領域,關鍵技術節點的量產能力是衡量企業技術實力的重要標準之一。在關鍵技術節點的量產時間上,台積電處於領跑狀態,其早在2011年就實現了28奈米產品的量產,2016年實現10奈米產品的量產,2018年實現7奈米產品量產,目前尚無其他晶圓代工企業能達到前述7奈米量產水平。 \n \n14奈米製程落後最先進7奈米製程兩代,格羅方德和聯華電子分別於2015年和2017年完成14奈米產品的量產,不過格羅方德於2018年8月宣佈將無限期地暫停 7奈米 LP製程的開發,以便將資源轉移到更加專業的14奈米 和12奈米 FinFET節點的持續開發上;聯華電子同樣在2018年宣佈退出12奈米以下先進製程市場。 \n \n上述事件對於正在突破先進製程的中芯國際而言,意味著在14奈米以下先進製程節點,將面臨更少的競爭者。 \n \n高昂的研發費用是阻礙晶圓代工廠進行製程市場的重要因素之一,若中芯國際科創板上市成功,此次募集的200億資金中,將有40%(80億元)用於12英寸晶片SNI項目、20%(40億元)用於公司先進及成熟製程研發項目儲備資金。 \n \n另外在今年5月,大基金Ⅱ和上海集成電路基金Ⅱ注資中芯南方,通過注資,中芯南方註冊資本將由35億美元增加至65億美元,中芯國際也將加快引進先進製造製程及產品。 \n \n其中在市場需求方面,根據IC Insights,中國IC設計全球市場市占達到了16%,而IDM和整體IC市場市占占比很低,造成了大量IC設計公司的晶圓代工需求外溢。 \n \n上述研報認為,本土晶圓代工能力與IC設計公司晶圓代工需求嚴重不匹配,其中提到「以2017年為例,..........,中國晶圓代工需求中,又有16%需求被台積電等廠商滿足,留給本土代工廠中芯國際、華虹、華潤上華、華力微、武漢新芯和上海先進等的代工需求約370億。然而,本土晶圓代工廠有近一半產值由為外資IC設計公司代工獲得,因此實際滿足本土IC設計公司代工需求的能力非常有限。」 \n \n該研報指出,中芯國際的重要國內客戶包括海思半導體、格科微、兆易創新、紫光展銳、中興微電子等,均為在行業內增長潛力較好,具有較高景氣度的半導體公司。隨著國內IC設計公司的需求不斷增長,中芯國際有望開拓更多國內客戶並長期保持下游較好的用戶需求。 \n \n據瞭解,中芯國際來自大陸區的收入貢獻從2010年的29%增長到2019年的59.4%,收入複合年增長率為20%。 \n \n報告期內,中芯國際來自中國大陸及香港以外的國家和地區的主營業務收入占比分別為 52.74%、40.91%及 40.61%,而來自美國的主營業務收入占比則在逐年降低,分別為40.01%、31.61%及 26.36%。 \n \n值得注意的是,從產能角度看,招股書顯示,2017年至2019年,中芯國際產銷率分別為93.99%、98.49%以及97.59%;產能利用率則分別為86.72%、91.77%和93.99%。 \n \n報告期內,中芯國際年產能(約當8英寸)分別為5,289,113 片、5,393,219片及 5,482,475 片,中芯國際對此也坦言,其處於產能規模瓶頸,尚需進一步提升產能,提高市場佔有率並更好地滿足終端市場需求。

  • 中芯14奈米贏台積電12奈米? 華為3階段計畫藏玄機

    中芯14奈米贏台積電12奈米? 華為3階段計畫藏玄機

    全球晶圓代工龍頭台積電Q1營收達3,105.97億元、年增42%,營業利益率年增12.0個百分點,稅後淨利達1,169.87億元、年增90.6%,創下季度獲利歷史新高。不過,外傳第二大客戶華為旗下海思半導體轉單至大陸晶圓代工龍頭中芯國際14奈米,傳這款處理器就是麒麟(Kirin)系列處理器Kirin 710,將從台積電12奈米改由中芯14奈米。 \n \n新冠疫情衝擊之下,導致華為手機庫存飆高,華為啟動幾波砍單計畫,規模還從4G手機擴大至5G手機訂單,台積電訂單恐怕受到影響。此外,更傳出在川普政府打算緊縮華為禁令,華為海思對中芯國際下14奈米訂單,台積電總裁魏哲家表示,台積電在晶圓代工市場的各個製程技術都是領導者,不擔心中芯國際搶單問題,看好台積電在市場上與三星等競爭對手的優勢地位。 \n \n據香港電腦雜誌《e-zone》報導,Kirin 710 處理器原本使用台積電12奈米製程, 將改由中芯14奈米FinFET製程生產晶片,製程技術雖降級,但預期功耗與時脈幅影響幅度極低。華為在減少對台積電的依賴上分別為:批次降至14奈米製程,逐步減少對台積電的依賴性,最後達成穩定下單給中芯的訂單。 \n \n中芯在2018年宣布突破14奈米FinFET製程研發瓶頸,並在2019年打造大陸首顆FinFET製程晶片,中芯也在2019年在晶圓代工出貨量逐漸有起色,甚至追上台積電在南京 12 吋晶圓廠16 奈米製程。 \n \n至於中芯14奈米為何會短短1年多就受到大陸手機市占龍頭華為的青睞,這與中芯國際聯合首席執行長梁孟松有關。梁孟松原為台積電前研發處長,一度跳槽到三星電子幫助其完成發展14奈米製程,讓時任台積電董事長的張忠謀相當惋惜。梁孟松後來出任中芯CEO,僅10個月時間,中芯陷入3年發展困境的14奈米就獲得進展,並以14奈米FinFET製程、12奈米加強FinFET製程,以及第二代FinFET製程、N+1 技術,持續搶攻市場份額。

  • 台積電叫戰死敵!第一代3奈米殺招曝

    台積電叫戰死敵!第一代3奈米殺招曝

    台積電與競爭對手三星在先進製程再度交手,上周(16日)台積電在法說會公布3奈米最新進展,仍採用現有的FinFET(鰭式場效電晶體)技術,與三星的GAA(環繞閘極電晶體)互別苗頭,延用FinFET是否因良率和效能更佳,台積電未多做回應。 \n \n快科技報導,台積電過去 7 奈米EUV加強版製程的華為麒麟 990處理器,晶片大小為113.31平方公釐,電晶體密度為103億個,平均每平方公釐約9千萬個。由於3奈米製程的電晶體數量為7奈米製程3倍,換算下來,3奈米製程的電晶體數量約每平方公釐2.5億個。 \n \n在效能上,3奈米製程技術的電晶體密度將提升70%,能耗降低15%,晶片的整體性能提升25%~30%。 \n \n台積電表示,3奈米研發符合預期,並未受到疫情影響,預計在2021年進入風險試產階段,2022年下半年量產。至於3奈米技術細節,原定在4月 29 日於北美技術論壇發表,因疫情關係延至8月才召開。 \n \n台積電對手三星3奈米則淘汰FinFET直接使用GAA,所以在進度及技術選擇都相對激進。三星3奈米跟7奈米相較,其晶片面積減少45%,功耗降低50%,整體運算效能拉高35%。 \n \n隨著先進製程技術提升,成本價格也不斷水漲船高,不過並非所有晶片都需使用3奈米或更先進製程,除了蘋果、華為、三星、高通等大廠未來推出的產品使用高端製程外,其他廠商不太需要搶用這部分的產能。 \n

  • 《科技》業界第一 新思推800G乙太網路驗證IP

    新思科技宣布,針對800G乙太網路推出業界第一個驗證IP(verification IP,VIP)和通用驗證方法(Universal Verification Methodology,UVM)原始碼測試套件。 \n 新思指出,隨著支援隨選視訊、社群網路與雲端服務的頻寬需求不斷增加,新思科技針對800G乙太網路的VC VIP,是以乙太網路技術聯盟規範為基礎,可協助SoC設計團隊為資料中心設計出易於使用且能快速整合的新一代網路晶片,從而加速驗證收斂與上市時間。 \n 新思指出,當VC VIP用於驗證新思針對FinFET製程中之DesignWare 56G乙太網路、112G乙太網路和112G USR/XSR PHY,設計人員可輕易地將其與800G SoC整合,以符合其長距離和短距離介面的要求。 \n \n 新思針對乙太網路的VC VIP使用了原生SystemVerilog UVM架構、通訊協定察覺除錯以及原始碼測試套件,可在執行時期動態切換速度配置,同時還包括大量的可自訂幀生成與錯誤注入的功能,此外,原始碼UNH-IOL測試套件可用於乙太網路的關鍵功能和條款,讓設計團隊可快速啟動自訂測試並加速驗證收斂。 \n 新思驗證事業群VIP研發工程副總裁Vikas Gautam表示,新思為800G乙太網路提供另一個業界首創的VIP解決方案,為了實現業界第一,新思科技不斷創新並支援最新規格,使IP設計和SoC領導廠商能快速驗證其產品並加速產品上市時間。 \n 在上市時程上,用於800G乙太網路的新思VC VIP和原始碼測試套件已經以先期體驗的獨立產品形式推出;DesignWare 56G和112G乙太網路PHY已經上市;而用於7奈米FinFET製程的DesignWare USR/XSR PHY IP,其矽晶設計套件也已經推出。 \n \n

  • 台積電當心 14奈米加持 中芯國際去年淨利創歷史新高

    台積電當心 14奈米加持 中芯國際去年淨利創歷史新高

    大陸晶圓代工廠商中芯國際發佈了2019年財報。這是中芯國際14奈米產品貢獻營收後的首份年報。財報顯示,2019年中芯國際營業收入為31.16億美元,相比2018年的33.6億美元,下滑了7.3%。但從淨利潤來看,2019年中芯國際的淨利潤為2.35億美元,創下歷史新高。 \n \n2019年,中芯國際第一代FinFET 14奈米產品開始大規模生產,為2019年貢獻了1%的收入。14奈米產品能夠大規模出貨,標誌著大陸半導體製造的國產化替代已取得階段性成功。 \n \n當下,除了先進晶片需要用到7奈米技術以外,14奈米製程已經完全可以滿足各個晶片設計公司的代工需求。所以,中芯國際14奈米產品實現大規模出貨事件,是中國大陸半導體的重大轉折點,大陸半導體製造受制於人的局面將有望盡快結束。 \n \n目前,中芯國際第一代FinFET 14奈米產能已達到3000片/月,生產良率較好。財報顯示,第一代FinFET的產能增產快於預期,計劃產能將於2020年底上量至15000片/月。 \n \n同時,中芯國際正在加緊第二代FinFET N+1的開發,計劃2020年第四季度實現FinFET N+1小規模投產。 \n \nFinFET N+1製程與14奈米製程相比,性能提升了20%,功耗降低了57%,邏輯面積縮小了63%,SoC面積減少了55%,是中芯國際對標競爭對手7奈米製程的「利器」。 \n \n雖然FinFET N+1製程的性能可能稍遜色於7奈米製程,但在成本、能耗方面FinFET N+1擁有較大優勢,FinFET N+1與7奈米各有千秋。FinFET N+1製程比較適合用於低成本晶片產品。 \n \nFinFET第一代、第二代產品能夠滿足大陸未來5G、物聯網大部分的晶片設計需求,對於中芯國際以及半導體國產化具有重大意義。14奈米技術節點的突破也將幫助中芯國際實現價值的重估。 \n \n中芯國際的客戶主要包括集成裝置製造商、無廠房半導體公司及系統公司。從地區來看,中芯國際的營收主要來自於大陸、北美洲、歐亞三個地區。大陸及香港地區的營收為18.51億美元,佔全年總營收的59.5%;北美洲的營收為8.21億美元,佔全年總營收的26.4%;歐亞大陸的營收為4.44億美元,佔全年總營收的14.1%。 \n \n根據IHS Markit的數據,2019年進口至大陸的半導體價值約為2,085億美元,佔全球半導體價值約49.1%。並且大陸積體電路設計市場整體保持強勁增長,2019年大陸積體電路設計市場達約400億美元,較2018年增長逾21.0%,預計未來三年,大陸積體電路設計市場複合年增長率達21.4%,於2023年達到860億美元。 \n \n值得一提的是,中芯國際2019年第四季度的產能利用率已經達到98.8%,在疫情影響的當下,中芯國際的一季度業績預計不減反增。 \n \n中芯國際在發佈的最新公告中,將一季度收入增長指引由原先的0%-2%上調至6%-8%,毛利率指引由原先的21%-23%上調至25%-27%。業績預期上調,預示著其一季度表現良好。儘管受到疫情影響,但由於下游需求驅動力強勁,中芯國際業績依舊能實現快速成長。

  • 快了…殺進3奈米!台積打趴三星爆驚人絕招

    快了…殺進3奈米!台積打趴三星爆驚人絕招

    台積電5奈米製程今年下半年進入量產,進度落後的競爭對手三星積極押注下一代製程追趕,兩家公司可望於3奈米製程再度交手決戰高下,預期台積電可能於4月29日北美技術論壇公布3奈米最新進展,市調機構推估,台積電將先採用FinFET(鰭式場效電晶體)3奈米,之後在3或2奈米後期階段才導入GAA(環繞閘極)製程技術。 \n \n在7奈米、5奈米製程,台積電和三星都採用FinFET製程技術,不過跨入下一代3奈米節點,三星已於去年底宣布採用GAA,跟7奈米相較,其晶片面積減少45%,功耗降低50%,整體運算效能拉高35%。 \n \n科技產業資訊室報導,市場研究機構IBS指出,台積電於3奈米之所以採用FinFET架構,原因在於想搶在2021年第3季正式進入量產,這速度超前三星快1季的時間。畢竟台積電在GAA架構的開發落後三星12至18個月,因此延用3奈米FinFET策略,可望彌補時程的劣勢。 \n \n台積電可能會依據技術的發展路徑,改變3奈米戰略,首先計畫採用3奈米FinFET,之後或許會調整,在3或2奈米的後期階段才導入GAA架構的製程技術。 \n \n隨著製程技術的提升,成本價格也不斷水漲船高,但並非所有晶片都需使用3奈米或更先進製程,除了蘋果、華為、三星、高通等大廠未來推出的產品使用高端製程外,其他廠商不太需要搶用這部分的產能。 \n

  • 5奈米不夠看!台積電揭密3奈米 這天對決死敵

    5奈米不夠看!台積電揭密3奈米 這天對決死敵

    在5奈米與7奈米的先進製程大戰,三星屢屢敗給台積電,為了挽回頹勢,三星押注下一代3奈米節點,並於去年底宣布採用GAA(環繞閘極)電晶體技術,而台積電3奈米將採用何種技術也引發外界關注,據了解,台積電將於4月29日舉行的北美技術論壇中,披露3奈米製程細節,屆時,台積電與三星的3奈米戰火將更白熱化。 \n \nTechWeb報導,台積電在2019年第4季度的財報分析師電話會議上,總裁魏哲家透露,3奈米製程正與客戶的設計進行合作,相關研發進展順利,他們(客戶)有多種技術可選擇,最後的決定在於技術、成熟度、性能和成本等多方面考量。 \n \n魏哲家表示,相較於5奈米技術,3奈米在性能、功耗、面積及晶體管的密度等方面更有優勢,預計將在4月29日舉行的北美技術論壇,披露更多3奈米的技術細節。 \n \nGizchina日前報導,三星表示,跟7奈米相較,3奈米採用GAA技術,其晶片面積減少45%,功耗降低50%,整體運算效能拉高35%。 \n \n三星計畫在2030年前投資1160億美元打造半導體王國,由於在7奈米、5奈米上已遭被台積電打趴,因此,三星全力押注3奈米,預期最快在2021年量產,希望在此關鍵製程能一舉超車台積電,搶下全球晶圓代工龍頭寶座。

  • 就在4月…決戰死敵!台積電驚爆3奈米內幕

    就在4月…決戰死敵!台積電驚爆3奈米內幕

    台積電在上周法說會宣布,今年資本支出調升至150億至160億美元,創新高紀錄,其中80%用於3奈米、5奈米與7奈米等先進製程技術。台積電下一個與三星決戰的3奈米技術細節,在此次說法會上並沒有公布,但外媒報導,台積電將於4月份舉行特別的新聞發布會,公開3奈米製程細節,這舉動當然衝著競爭對手三星而來。 \n \n據Gizchina報導,台積電3奈米製程最終選擇的路線,對半導體產業來說很重要,因為目前能夠搶進3奈米節點就只剩台積電和三星,而去年底三星放棄FinFET(鰭式電晶體)技術,搶先開發出業界首款3奈米GAA(環繞閘極)製程技術。 \n \n三星的3奈米製程分為3GAE和3GAP,儘管後者的性能較好,但首發的是第一代GAA製程技術3GAE。據三星官方說法,全新的GAA電晶體結構,已經通過使用納奈米晶片設備製造出MBCFET(Multi-Bridge-Channel FET,多橋-通道場效應管),該技術可以大幅提高電晶體性能,主要取代FinFET電晶體技術。 \n \n此外,MBCFET技術與現有的FinFET製程技術及設備具有相容性,可望加快製程開發與生產。 \n \n三星指出,跟7奈米相較,3奈米採用GAA技術其晶片面積減少45%,功耗降低50%,運算效能拉高35%。 \n \n三星計畫在2030年前投資1160億美元打造半導體王國,由於在7奈米、5奈米上已遭台積電超車,因此,三星全力押注3奈米,預期最快在2021年量產,希望在此關鍵製程能一舉超車台積電,搶下全球晶圓代工龍頭寶座。 \n \n而台積電也積極備戰,除了加快3奈米技術研發,去年還豪砸195億美元蓋3奈米工廠,2020年會正式開工,相關技術細節先前並未披露,台積電會延續FinFET技術,或是跟進三星採用GAA技術,都將影響未來高端晶片的技術走向,今年4月可望揭密。

  • 《科技》新思用於台積7奈米FinFET製程IP,獲逾250個Design Wins

    新思宣布,其用於台積電(2330)7奈米製程技術的DesignWare邏輯庫、嵌入式記憶體、介面和類比IP已獲得超過250個設計的選用(design wins),目前已經有近30家半導體廠商選擇了新思7奈米DesignWare IP解決方案,為行動、雲端運算及汽車等各式應用提供高效能、低功耗的系統晶片(SoCs),由於達成多項客戶矽晶設計成功,DesignWare IP獲得廣泛的採用,也因此設計人員在整合IP時能更具信心,並大幅降低SoC整合的風險。 \n 所謂的design wins是指廠商和客戶一起研發客戶端所需的IC,研發成功就能生意投入生產,其就稱為design win。 \n \n 台積電設計建構管理處資深處長Suk Lee表示,台積電與新思就多項製程進行密切合作,凸顯了雙方致力於為設計人員提供IP,以協助其解決關鍵設計的挑戰,並快速進入量產。作為台積公司生態系統的資深夥伴,新思科技一直走在IP解決方案的前端。新思科技提供的應用於台積公司領先業界的7奈米製程技術的IP解決方案,能滿足AI、汽車與雲端運算等應用領域的SoC部署對於效能、功耗和晶片面積的要求。 \n 新思IP行銷副總裁John Koeter指出,為了滿足當前AI工作量(AI workloads)、影片流量以及雲端和邊緣資訊密集運作的需求,設計人員仰賴新思在最先進的高效能FinFET製程中,提供經過驗證的IP解決方案。用於台積電7奈米製程、通過矽晶驗證的DesignWare獲得廣大客戶採用而取得廣泛驗證,能讓設計人員以更少的風險推出差異化產品,加快上市時程。 \n 目前應用於台積電7奈米與7奈米Plus製程的DesignWare IP組合已經上市。 \n \n

  • Mentor通過最新的台積電5奈米FinFET製程和TSMC-SoIC 3D晶片堆疊技術認證

    電子設計自動化(EDA)業者Mentor宣布,Mentor Calibre nmPlatform與Analog FastSPICE(AFS)Platform已通過台積電7奈米FinFET Plus與最新版本的5奈米FinFET製程認證,未來Mentor將持續擴展Xpedition Package Designer和Xpedition Substrate Integrator產品的功能,以支援台積電先進的封裝技術。 \n台積電設計建構行銷事業處資深處長Suk Lee表示,台積電正與Mentor密切合作,藉由Mentor提供更多功能的電子設計自動化(EDA)解決方案,以支援我們新的5奈米與7奈米FinFET Plus製程,持續在台積電生態系統中帶來更高的價值。Mentor是我們多年來的重要策略夥伴,憑藉著西門子在Mentor的EDA技術進行持續性的策略投資,將可協助雙方的共同客戶更成功地把新一代、令人驚豔的IC技術創新帶到市場。 \nMentor強化的Calibre nmDRC與Calibre nmLVS工具,能支援台積電7奈米FinFET Plus與最新版本的5奈米FinFET製程;Calibre nmDRC和Calibre nmLVS兩項工具皆提供雲端服務,有效運用於數千個CPU數量的伺服器方案供客戶使用。Mentor將持續提供台積電的客戶所需之功能性與效能,以助其達到製造需求。 \nMentor的Calibre YieldEnhancer工具則通過台積電5奈米與7奈米FinFET Plus製程認證,而Mentor和台積電共同開發獨特的填充程式庫,透過緊密控制填充形狀的位置來達到製造要求。結合Calibre YieldEnhancer工具的功能與台積電的Calibre填充設計套件(Fill Design Kit),可把填充率(Insertion Rate)提升至最高。 \nCalibre PERC可靠性平台不僅已通過台積電5奈米與7奈米 FinFET Plus製程認證,並新增為台積電開發的PERC電路限制檢查,以協助台積電的客戶提升其設計的可靠性。 \nMentor持續優化其工具組合,以支援台積電的InFO_MS(整合式扇出基板上記憶體)先進堆疊封裝技術,除了能建立並管理複雜的元件間連接性,以及作為Xpedition Package Designer佈局的關鍵自動化功能之外,Mentor的Xpedition Substrate Integrator還擴展其功能,可以自動生成原始網表,提供Calibre 3DSTACK連接性檢查之用。 \n用於LVS、Calibre nmDRC的Calibre 3DSTACK、介面耦合電容萃取的Calibre xACT、以及點對點(P2P)檢查的Calibre PERC工具也是TSMC InFO_MS參考流程的一部分。 這些增強功能為TSMC InFO_MS設計流程提供了全面性的建置和驗證解決方案。 \nFS平台,包括AFS Mega電路模擬工具,已通過台積電7奈米 FinFET Plus製程與最新版本的5奈米 FinFET製程認證。受到全球領先半導體業者信賴的類比、混合訊號和射頻(RF)晶片設計的驗證結果,都將能藉由導入AFS平台來驗證其採用最新台積電技術設計的晶片而獲益。 \nMentor的IC部門執行副總裁Joseph Sawicki表示,Mentor很榮幸能與台積電合作並繼續提供關鍵技術,讓我們的客戶可以更快地把IC創新推向市場。今年,台積電和Mentor攜手提供解決方案,為我們的共同客戶提供越來越多的設計途徑,以便能夠快速為行動、高效能運算、汽車、人工智慧和物聯網以及可穿戴市場開發晶片方案。

  • Mentor通過台積電5奈米、7奈米FinFET Plus認證 

    EDA大廠Mentor今(24)日宣佈,Mentor Calibre nmPlatform與Analog FastSPICE(AFS)Platform已通過台積電7奈米FinFET Plus與最新版本的5奈米FinFET製程認證,未來Mentor將持續擴展Xpedition Package Designer 和Xpedition Substrate Integrator產品的功能,以支援台積電先進的封裝技術。 \n台積電設計建構行銷事業處資深處長Suk Lee表示,台積電正與Mentor密切合作,藉由Mentor提供更多功能的電子設計自動化(EDA)解決方案,以支援我們新的5奈米與7奈米FinFET Plus製程,持續在台積電生態系統中帶來更高的價值。Mentor是我們多年來的重要策略夥伴,憑藉著西門子在Mentor的EDA技術進行持續性的策略投資,將可協助雙方的共同客戶更成功地把新一代、令人驚豔的IC技術創新帶到市場。 \nMentor強化的Calibre nmDRC與Calibre nmLVS工具,能支援台積電7奈米FinFET Plus與最新版本的5奈米FinFET製程;Calibre nmDRC和Calibre nmLVS兩項工具皆提供雲端服務,有效運用於數千個CPU數量的伺服器方案供客戶使用。Mentor將持續提供台積電的客戶所需之功能性與效能,以助其達到製造需求。 \nMentor的Calibre YieldEnhancer工具則通過台積電5奈米與7奈米 FinFET Plus製程認證,而Mentor和台積電共同開發獨特的填充程式庫,透過緊密控制填充形狀的位置來達到製造要求。結合Calibre YieldEnhancer工具的功能與台積電的Calibre填充設計套件(Fill Design Kit),可把填充率(Insertion Rate)提升至最高。 \nCalibre PERC可靠性平台不僅已通過台積電5奈米與7奈米FinFET Plus製程認證,並新增為台積電開發的PERC電路限制檢查,以協助台積電的客戶提升其設計的可靠性。 \nMentor持續優化其工具組合,以支援台積電的InFO_MS(整合式扇出基板上記憶體)先進堆疊封裝技術,除了能建立並管理複雜的元件間連接性,以及作為Xpedition Package Designer佈局的關鍵自動化功能之外,Mentor的Xpedition Substrate Integrator還擴展其功能,可以自動生成原始網表,提供Calibre 3DSTACK連接性檢查之用。 \n用於LVS、Calibre nmDRC的Calibre 3DSTACK、介面耦合電容萃取的Calibre xACT、以及點對點(P2P)檢查的Calibre PERC工具也是TSMC InFO_MS參考流程的一部分。 這些增強功能為TSMC InFO_MS設計流程提供了全面性的建置和驗證解決方案。 \nFS平台,包括 AFS Mega電路模擬工具,已通過台積電7奈米FinFET Plus製程與最新版本的5奈米 FinFET製程認證。受到全球領先半導體業者信賴的類比、混合訊號和射頻(RF)晶片設計的驗證結果,都將能藉由導入AFS平台來驗證其採用最新台積電技術設計的晶片而獲益。 \nMentor的IC部門執行副總裁Joseph Sawicki表示,Mentor很榮幸能與台積電合作並繼續提供關鍵技術,讓我們的客戶可以更快地把IC創新推向市場。今年,台積電和Mentor攜手提供解決方案,為我們的共同客戶提供越來越多的設計途徑,以便能夠快速為行動、高效能運算、汽車、人工智慧和物聯網以及可穿戴市場開發晶片方案。

  • Cadence與台積電合作 加速5奈米FinFET創新

    電子設計自動化(EDA)大廠益華電腦(Cadence Design Systems)宣佈已與台積電合作,實現顧客在行動高效能運算(HPC)、5G和人工智慧(AI)應用領域的新一代系統單晶片(SoC)設計上的台積電5奈米FinFET製程技術製造交付。 \n憑藉著雙方的攜手努力,Cadence數位、簽核與客製/類比工具業已獲得設計規則手冊(DRM)及SPICE v1.0認證,並且Cadence IP也已可配合台積電5奈米製程。具備整合式工具、流程及方法的對應製程設計套件(PDK)現已可供於傳統及雲端環境使用。此外,共同顧客業已利用Cadence工具、流程及IP完成多項台積電5奈米製程技術的完全製造開發的下線。 \n台積電的5奈米製程率先業界利用極紫外線(EUV)微影達到製程簡化的效益,而Cadence的全面整合數位實現與簽核工具流程也已取得此項製程的認證。Cadence全流程包括Innovus實現系統、Liberate Characterization Portfolio、Quantus萃取解決方案、Tempus時序簽核解決方案、Voltus IC電源完整性解決方案及Pegasus驗證系統。 \n針對台積電5奈米製程技術優化的Cadence數位與簽核工具提供關鍵層EUV和相關新設計規則支援,協助共同顧客減少重複並達成性能、面積與功耗(PPA)改良。5奈米製程的最新提升包括運用Genus合成解決方案的預測性辨識通路銅柱合成架構以及在Innovus實施系統和Tempus ECO中的細胞電遷移(EM)處理用腳位存取控制走線方法,還有Voltus IC 電源完整性解決方案中的統計EM預算分析支援。新近取得認證的Pegasus驗證系統支援所有台積電實體驗證流程的5奈米設計規則,包括DRC、LVS及金屬填充。 \n台積電設計基礎架構行銷事業部資深協理Suk Lee表示,台積電5奈米技術為我們的顧客帶來業界最先進的技術,解決因應AI和5G崛起而不斷增加的運算能力需求。藉由與Cadence的密切合作,我們以最新技術協助顧客做出與眾不同的設計,並更快將設計上市。 \nCadence數位與簽核事業群資深副總裁暨總經理Chin-Chi Teng說,我們持續擴大與台積電的合作,促進5奈米FinFET採用,讓顧客能夠利用最新工具和IP創造先進製程設計。我們的研發團隊特別用心於新功能的開發以及性能改善,因此我們的數位與簽核及客製/類比工具和IP能夠協助顧客達成一次完成矽晶設計,並在積極的時程內達成終端產品上市的目標。

  • 《半導體》智原拚ASIC拓新局,支援三星FinFET製程

    ASIC設計服務暨IP研發銷售廠商智原(3035)宣布,針對新一代產品應用需求,在三星FinFET平台進一步擴展其ASIC設計服務,以支援人工智慧、5G基礎網路、區塊鏈、雲端儲存、高速運算(HPC)、AR與VR、以及高端成像技術等最新應用。 \n 智原科技營運長林世欽表示,透過三星FinFET尖端技術平台,結合智原的全方位ASIC增值服務,客戶的SoC設計可以從中受益,今年在短時間內,智原已成功在三星FinFET製程上完成了多項ASIC專案,後續智原將持續提供客製化的ASIC解決方案,在幫助客戶推出創新產品的同時,也協助三星晶圓代工開拓應用領域。 \n \n 智原於今年一月加入三星先進製程整合服務系統(Samsung Advanced Foundry Ecosystem,簡稱SAFE),搭配完整驗證之IP解決方案,使客戶的ASIC在三星FinFET製程技術中得以快速實現,三星晶圓代工和智原ASIC設計服務的結合,將加速客戶在創新應用擴展,並提升晶片效能以及市場競爭力。 \n \n

  • 聯發科7、16奈米IP獲驗證 首款ASIC產品下半年量產

    聯發科(2454)宣布推出業界第一個通過7奈米FinFET矽認證(Silicon-Proven)的56G PAM4 SerDes矽智財(IP),進一步擴大其特殊應用晶片(ASIC)產品陣線。聯發科的56G SerDes矽智財已通過7奈米和16奈米原型晶片實體驗證,採用聯發科矽智財首款產品已在開發中,預計於2018下半年上市。 \n \n聯發科技56G SerDes解決方案基於數位訊號處理(DSP)技術,採用高速傳輸訊號PAM4,具備一流的性能、功耗及晶粒尺寸(Die-area)。 \n \n聯發科擁有業界最廣泛的SerDes產品組合,為ASIC晶片設計提供從10G、28G、56G到112G等多種解決方案。聯發科的ASIC服務和產品組合瞄準多種應用領域,包括:企業級與超大規模數據中心、超高性能網路交換機、路由器、4G/5G基礎設施(由基地台回傳至電信機房,Backhaul)、人工智慧及深度學習應用、需要超高頻寬和長距互傳的新型態運算等應用。 \n \n聯發科技副總經理暨智慧裝置事業群總經理游人傑表示,過去這幾年,ASIC市場發生變化,為實現差異化競爭,物聯網、通訊及一些消費領域產品都需要獨特的ASIC解決方案,我們從中看到了 ASIC新的發展機會。聯發科技最新的ASIC方案提供通過7奈米和16奈米製程矽認證的矽智財,可無縫整合進入先進的ASIC產品中。 \n \n聯發科提供ASIC服務,致力協助尋求專業設計及客製化晶片設計方案的客戶,在多種領域拓展商機,如:有線和無線通訊、超高性能運算、低功耗物聯網、無線連結、個人多媒體、先進感測器和射頻(RF)等。 \n \n聯發科技的ASIC服務涵蓋從前端到後端的任何階段 — 系統及平台設計、系統單晶片(SoC)設計、系統整合與晶片實體布局(Physical layout)、生產支援和產品導入等。

  • 《產業》潘文淵獎得主胡正明,FinFET創40年大變革

    2016年「潘文淵獎」已邁入第十屆辦理,今年得獎者為美國加州大學柏克萊分校胡正明講座教授,胡教授所研發之3D鰭式電晶體(FinFET),突破物理極限,使元件更小,能源使用效率提高,堪稱半導體工業40多年來最大變革,亦使得摩爾定律得以自2011年延續至今,他對於台灣高科技產業的發展,尤其在半導體產業貢獻卓著,將獲頒本會最高榮耀之獎座。 \n \n 潘文淵文教基金會為表揚長期對我國科技產業之開拓或推展具有傑出、卓越貢獻人士,自2004年起設立最高榮譽「潘文淵獎」,已有12位傑出成就者獲此殊榮,分別是:2004年林耕華、2006年張忠謀、2008年鄭崇華、2010年施振榮、蔡明介;2011年施崇棠、2012年林百里、嚴凱泰;2013年曾繁城、王伯元;2014年苗豐強;2015年李秉傑。 \n 第十屆「潘文淵獎」得獎人胡正明教授與清華大學劉炯朗講座教授,今天將以「創新人才培育—邁向科技新世代」為主題,共同探討台灣科技新生代人才培育的關鍵力量與未來的機會發展。 \n \n

回到頁首發表意見