SEMI表示，随着5G、人工智慧（AI）等新兴科技应用兴起，半导体制程持续微缩，对封装的要求也逐渐增长。而异质整合封装技术具备高度晶片整合能力，被视为后摩尔时代下延续半导体产业发展的动能。此次SEMICON Taiwan展会特别召开先进测试论坛，邀请到台积电、英特尔、联发科、中华精测、京元电等业者，针对晶片异质整合趋势下的测试技术提出展望。
英特尔技术总监张益兴于论坛中表示，小晶片技术让系统单晶片（SoC）依功能解构为不同裸晶，而每个裸晶可能採用不同的硅智财（IP）或设计，因此都需要经过测试。而最后透过先进封装整合为单一晶片时，其中只要有任何一颗裸晶有缺陷，代表整个封装堆迭都会无效。
此外，包括台积电3DFabric或英特尔Foveros等先进封装技术，晶圆凸块（bumping）尺寸愈趋于微小化，微凸块（micro-bump）和混合键合（hybrid bonding）等技术非常复杂，因此需要採用针对3D IC等先进封装量身打造的探针卡或测试介面技术。
精测研发部门经理苏伟志表示，晶圆测试需高度客制化，及具有质整合功能探针卡，因此探针卡的探针（needle）设计成为关键。精测27日宣布推出3D IC探针卡方案，主要透过电气、机械、热应力等模拟整合，加上MEMS探针卡量产能力，可因应客户对晶片异质整合3D IC测试需求。
发表意见
中时新闻网对留言系统使用者发布的文字、图片或檔案保有片面修改或移除的权利。当使用者使用本网站留言服务时，表示已详细阅读并完全了解，且同意配合下述规定：
违反上述规定者，中时新闻网有权删除留言，或者直接封锁帐号！请使用者在发言前，务必先阅读留言板规则，谢谢配合。