《半导体》新思助攻 群联设计周转时间减3倍

随着晶片设计的尺寸和复杂性不断增加，传统ECO工具面临更多提升运算能力、增加机器储存和记忆体容量的需求。使用层阶设计等典型ECO策略与工具的公司，常常无法将大型设计所需的记忆体、储存空间和执行时间(runtime)降至最低，因而影响到设计的生产力。而透过最新的Gigachip Hierarchical技术，Tweaker ECO能大幅缩短周转时间并减少数百gigabytes的记忆体，同时带来可预测的设计收敛(closure)以及更少的ECO迭代，却不会影响准确性。

群联处长张家源表示，先进节点的设计具有严格的PPA门槛，因此不能容许时序错误和冗长的ECO收敛时间。透过布署具备Gigachip Hierarchical技术的新思科技Tweaker ECO，群联以超过三倍的速度大幅改善了从设计到签核的生产力、效率和上市时程的目标。藉由与新思签核产品组合的深度整合，我们的设计团队不仅确保一次完成硅晶设计，还大大减少了设计迭代的次数以及所需的记忆体。

Tweaker ECO运用了创新的Gigachip Hierarchical ECO技术，能以更快速的执行时间、更少的记忆体以及可扩展的架构处理市场上最大型的晶片。比其传统的ECO流程，Tweaker ECO所需的硬体资源较少，这让群联电子能有效地使用单一机器降低其每次执行的成本，从而使设计专案的成本降至最低。

新思硅晶实现事业群副总裁Sanjay Bali表示，随着设计迈向更小的制程节点，设计收敛的挑战因物理情境(physical scenarios)数量的提高而随着增加。只要每次出现ECO都可能影响投片的时程表，因此需要一个有效的解决方案，能及早辨识、分析，处理和恢復晶片可靠性问题。Tweaker ECO的Gigachip Hierarchical技术移除了传统的设计障碍并降低了运算成本，让客户具备十足把握有效推出最大的晶片设计产品。