晶圓代工龍頭台積電針對先進封裝打造的晶圓級系統整合技術(WLSI)平台,透過導線互連間距密度和系統尺寸上持續升級,發展出創新的晶圓級封裝技術系統整合晶片(TSMC-SoIC),除了延續及整合現有整合型扇出(InFO)及基板上晶圓上晶片封裝(CoWoS)技術,提供延續摩爾定律機會,並且在系統單晶片(SoC)效能上取得顯著的突破。

台積電說明,因為擁有最先進製程的晶圓或晶片,以及混合匹配的前段3D和後段3D系統整合,客戶可以利用台積電獨特的從晶圓到封裝的整合式服務,來打造具差異化的產品。

台積電打造以3D IC為架構的TSMC-SoIC先進晶圓級封裝技術,能將多個小晶片(Chiplet)整合成一個面積更小與輪廓更薄的SoC,透過此項技術,7奈米、5奈米、甚至3奈米的先進SoC能夠與多階層、多功能晶片整合,可實現高速、高頻寬、低功耗、高間距密度、最小占用空間的異質3D IC產品。

有別於傳統的封裝技術,TSMC-SoIC是以關鍵的銅到銅接合結構,搭配直通矽晶穿孔(TSV)以實現最先進的3D IC技術。目前台積電已完成TSMC-SoIC製程認證,開發出微米級接合間距(bonding pitch)製程,並獲得極高的電性良率與可靠度數據,展現了台積電已準備就緒,具備為任何潛在客戶用TSMC-SoIC生產的能力。台積電強調,TSMC-SoIC技術不僅提供延續摩爾定律的機會,並且在SoC效能上取得顯著的突破。

台積電持續加強矽中介層(Si Interposer)與CoWoS布局,以因應人工智慧及高效能運算市場快速成長。台積電第四代CoWoS技術已可容納單個全光罩(full-reticle)尺寸的SoC和多達6個3D高頻寬記憶體(HBM)堆疊,第五代CoWoS與博通等客戶合作推出2倍光罩尺寸,並將小晶片、SoIC、HBM3等新晶片結構整合。

台積電已完成第五代InFO_PoP(整合型扇出層疊封裝)及第二代InFO_oS(整合型扇出暨基板封裝)技術並通過認證,支援行動應用和HPC應用。台積電亦開發出新世代整合式被動元件技術(IPD),提供高密度電容器和低有效串聯電感(ESL)以增強電性,並已通過InFO_PoP認證。AI與5G行動應用將受惠於強化的InFO_PoP技術,新世代IPD預計於今年開始進入大量生產。

#台積電 #SoC #技術 #客戶 #封裝