隨著晶片微縮技術突破日趨困難,摩爾定律(Moore's Law)原本設定每兩年單一晶片電晶體數量翻倍的周期,已延長到約兩年半甚至三年。然而近年來,半導體產業爆紅的小晶片(Chiplet)技術,很有可能延緩摩爾定律物理極限所帶來的衝擊,並使半導體產業回復到原先以兩年為基準的發展周期。

由於電子終端產品朝向高整合趨勢發展,對於高效能晶片需求持續增加,但隨著摩爾定律逐漸趨緩,在持續提升產品性能過程中,如果為了整合新功能晶片模組而增大晶片面積,將會面臨成本提高和良率偏低的問題。

傳統系統單晶片的做法是,將每一個元件放在單一裸晶上,造成功能愈多,矽晶片尺寸愈大。Chiplet的做法是將大尺寸的多核心設計分散到個別微小裸晶片,例如處理器、類比元件、儲存器等,再用立體堆疊的方式,以先進封裝技術提供的高密度互聯將多顆Chiplet包在同一個封裝體內,做成一顆晶片,而這個技術趨勢,也會讓原本使用不同工具鏈與設備的前後段半導體製程,變得越來越相似。

其實Chiplet的概念最早源於1970年代誕生的多晶片模組,即由多個同質或異質等較小的晶片組成大晶片,也就是從原來設計在同一個SoC中的晶片,被分拆成許多不同的小晶片分開製造再加以封裝或組裝,故稱此分拆之晶片為小晶片Chiplet。

由於先進製程成本急速上升,Chiplet採不同於SoC設計的方式,將大尺寸的多核心的設計,分散到較小的小晶片,更能滿足現今高效能運算處理器的需求;而彈性的設計方式不僅提升靈活性,也能有更好的良率及節省成本優勢,並減少晶片設計時程,加速晶片Time to market(上市)的時間。綜合而言,相對於SoC,Chiplet將有設計彈性、成本節省、加速上市等三大優勢。

小晶片技術係透過封裝的手段,將可能來自於不同製程、不同材料的個別晶片設計置於中介層基板(interposer substrate)之上,因此所衍生出的商機,主要包含先進封裝與ABF載板的新增需求。

然而,建構生態系統應為Chiplet目前所面臨的最大挑戰。因為採用Chiplet設計,意味著生態系統內的所有廠商都必須通力合作,並適度調整自己的商業模式,才有可能克服因為採用Chiplet所帶來的技術挑戰。

根據市場研究機構Omdia預估,全球基於Chiplet技術所製造的半導體晶片可服務市場規模,將由2018年6.45億美元成長至2024年58億美元。其中MPU晶片可服務市場規模則由4.52億美元,提升為24億美元,持續占最大分額。隨著圖形處理、安全引擎、人工智慧(AI)整合、低功耗物聯網控制器等各種異構應用處理器需求的提升,預估2035年全球Chiplet可服務市場規模將一步提高至570億美元。

而研究機構Yole Development則預測,在5G與AI的帶動下,市場對先進封裝技術的需求將出現顯著的成長,從2018到2024年間的複合年增率(CAGR)將高達8.2%,遠優於其他傳統封裝的2.4%,且2024年產值可達442億美元。

除此,做為中介層基板的ABF載板,預估在受惠網通新應用興起及Chiplet滲透率提升下,將可帶動ABF載板2020~2023年之需求複合成長率高達26%,並造成ABF載板出現高達14~22%幅度的供需缺口。

儘管ABF載板廠已啟動新一波擴產動作,預估2020~2023年之產能複合成長率將達15%,仍遠不及同期間約26%的需求複合成長率,故相關個股是可以持續留意的投資方向。

#成長 #提升 #ABF載板 #技術 #規模