半導體設備及廠務業者信紘科(6667)在經濟部技術處科技專案支持下,攜手工研院合作開發,29日發表最新的靜電消散類鑽碳(Electro-Static Dissipative Diamond-Like Carbon,ESD-DLC)膜層鍍膜技術,成功運用先進表面改質技術於先進半導體封測載板、載盤上,取代習用硬陽處理,因碰撞或是其他清洗因素造成膜層剝離而產生的靜電防護破口,推進台灣先進封測產業邁出新的一哩路。

信紘科董事長簡士堡表示,與工研院共同研發ESD-DLC最新技術,讓台灣的產研合作有更多的新火花,雙方開發成果不僅為台灣半導體產業鏈創造領先全球的機遇,也增加市場拓展的範圍,一起搶攻先進封裝測試與半導體市場更多的市場占有率,並對整體營運帶來挹注。

經濟部技術處投入半導體創新科技研發,以科技專案支持工研院與信紘科合作,研發新一代ESD-DLC膜層鍍膜技術,透過多層結構設計及耐蝕膜層製程技術,解決傳統封裝製程的靜電防護難題,大幅提高製程良率及產品使用壽命,協助廠商突破表面改質技術門檻,提升半導體產業國際競爭力。

工研院材料與化工研究所所長李宗銘指出,近年來因國際環保意識提升,國際大廠紛紛要求供應鏈符合綠色製程,工研院以物理氣相沉積法(PVD)為基礎開發的真空高階鍍膜技術,可應用於LED載盤、晶圓及IC封裝載盤等高價值產品,對比傳統硬陽處理及鐵氟龍噴塗製程,具有高良率、低污染、高附著力、可循環、低溫製程等特性,並透過特殊膜層結構設計,使產品可客製化調控表面電性,在硬度、附著力、耐磨耗、耐化學腐蝕性等具有優異表現,目前已通過產品應用驗證,搶攻高階先進半導體市場。

簡士堡表示,信紘科是半導體大廠合作夥伴,更為業界少數擁有完整研發團隊的供應商,每年持續投入營收約3%經費研發新技術,在環保減廢技術研發的基礎上,跨足奈米材料合成技術及相關應用領域。隨著半導體元件的奈米尺寸微縮化,其對靜電耐受能力也日趨降低,將使得晶片在封裝過程中受到損害影響良率,ESD-DLC鍍膜技術可以整體延長封測載板至少三倍的使用壽命,有助於在先進封裝製程上帶來新的突破。

信紘科已規劃與建置ESD-DLC鍍膜技術產能,預計第四季可陸續導入生產,也是目前業界唯一可以做到穩定量產的公司,將為未來營運增添成長動能,至於信紘科廠務工程及綠色製程等在手訂單能見度已看到2022年。

#先進 #信紘科 #封測 #研發 #工研院