全球IP矽智財授權領導廠商ARM與晶圓專工廠聯電今宣布ARM Artisan實體IP解決方案的新進展;聯電的55奈米超低功耗製程(55ULP)技術已成為低耗能物聯網應用的解決方案之一。新推出的實體IP產品將有助於晶片設計團隊,加速並簡化為物聯網和其他嵌入式系統開發ARM系統單晶片(SoC)。

對許多講求低耗電的應用而言,盡可能最大化電池使用壽命是成功設計的關鍵。Artisan實體IP平台將強化聯電的ULP技術,最大化電源效率和降低漏電功耗。

聯電矽智財研發暨設計支援處資深處長林世欽表示,物聯網晶片工程師經常被要求以更快的速度,設計出更省電的高度整合解決方案。聯電擁有晶圓專工產業最強大的物聯網專用55奈米技術平台,全面且完整的IP資源可以滿足物聯網產品永遠連線且超低耗電的要求。聯電55ULP平台納入Artisan實體IP之後,可立即增加工具選項,有助於降低設計複雜度和加速上市時程。

#設計