封測大廠日月光(2311)因應扇出型基板上晶片(FOCoS)多晶粒封裝的設計與驗證挑戰,宣布攜手電子設計廠益華(Cadence)推出系統級封裝(SiP)EDA解決方案,設計人員藉此能大幅減少重覆修改、提升生產力,並縮短設計、驗證高複雜度SiP封裝設計時間。

日月光表示,此套解決方案是由系統級封裝智慧設計(SiP-id)的設計套件及新方法所組成的平台。SiP-id為功能增強的參考設計流程,包含Cadence提供的IC封裝與驗證工具,新平台則將晶圓級、封裝級及系統級的設計需求,整合到統一、自動化的流程中。

日月光指出,過去IC封裝工程師利用標準EDA設計工具,再結合無須嚴格定義的設計規則,便能為其封裝元件進行布局設計。然而,此作法在設計今日的先進多晶粒封裝時,將面臨諸多限制。

日月光與益華密切合作,利用功能增強的Cadence IC封裝與驗證工具,為日月光的先進IC封裝技術打造包含設計套件、平台及簡化、自動化的參考設計流程,針對SiP及先進扇出型封裝(Fan-Out)的設計與驗證,提供更全面性的做法。

日月光表示,若以一個具備高接腳數晶粒的典型案例為例,與現有以手動操作的工具相比,利用SiP-id與相關參考流程和平台的封裝工程師,設計所需時間可從超過6小時,縮短到僅需17分鐘。

日月光集團研發中心副總經理洪志斌表示,集團致力建構完整SiP生態系統,包括EDA供應商在內的整體供應鏈夥伴,來強化設計與製造服務。SiP-id是與益華成功合作的重要典範,將為先進封裝與系統級設計在市場上開啟更多機會,加速客戶產品上市時程。

益華資深副總裁暨客製化IC與PCB事業部總經理Tom Beckley表示,先進封裝技術可延續摩爾定律,是公司系統設計實現策略的重要環節。此次與日月光合作,預期透過提供SiP設計的最佳化平台,將能為益華與日月光的共同客戶帶來顯著效益。

(時報資訊)

#日月光 #Cadence #益華 #系統級封裝 #SiP #解決方案 #EDA