EDA大廠Mentor今(24)日宣佈,Mentor Calibre nmPlatform與Analog FastSPICE(AFS)Platform已通過台積電7奈米FinFET Plus與最新版本的5奈米FinFET製程認證,未來Mentor將持續擴展Xpedition Package Designer 和Xpedition Substrate Integrator產品的功能,以支援台積電先進的封裝技術。

台積電設計建構行銷事業處資深處長Suk Lee表示,台積電正與Mentor密切合作,藉由Mentor提供更多功能的電子設計自動化(EDA)解決方案,以支援我們新的5奈米與7奈米FinFET Plus製程,持續在台積電生態系統中帶來更高的價值。Mentor是我們多年來的重要策略夥伴,憑藉著西門子在Mentor的EDA技術進行持續性的策略投資,將可協助雙方的共同客戶更成功地把新一代、令人驚豔的IC技術創新帶到市場。

Mentor強化的Calibre nmDRC與Calibre nmLVS工具,能支援台積電7奈米FinFET Plus與最新版本的5奈米FinFET製程;Calibre nmDRC和Calibre nmLVS兩項工具皆提供雲端服務,有效運用於數千個CPU數量的伺服器方案供客戶使用。Mentor將持續提供台積電的客戶所需之功能性與效能,以助其達到製造需求。

Mentor的Calibre YieldEnhancer工具則通過台積電5奈米與7奈米 FinFET Plus製程認證,而Mentor和台積電共同開發獨特的填充程式庫,透過緊密控制填充形狀的位置來達到製造要求。結合Calibre YieldEnhancer工具的功能與台積電的Calibre填充設計套件(Fill Design Kit),可把填充率(Insertion Rate)提升至最高。

Calibre PERC可靠性平台不僅已通過台積電5奈米與7奈米FinFET Plus製程認證,並新增為台積電開發的PERC電路限制檢查,以協助台積電的客戶提升其設計的可靠性。

Mentor持續優化其工具組合,以支援台積電的InFO_MS(整合式扇出基板上記憶體)先進堆疊封裝技術,除了能建立並管理複雜的元件間連接性,以及作為Xpedition Package Designer佈局的關鍵自動化功能之外,Mentor的Xpedition Substrate Integrator還擴展其功能,可以自動生成原始網表,提供Calibre 3DSTACK連接性檢查之用。

用於LVS、Calibre nmDRC的Calibre 3DSTACK、介面耦合電容萃取的Calibre xACT、以及點對點(P2P)檢查的Calibre PERC工具也是TSMC InFO_MS參考流程的一部分。 這些增強功能為TSMC InFO_MS設計流程提供了全面性的建置和驗證解決方案。

FS平台,包括 AFS Mega電路模擬工具,已通過台積電7奈米FinFET Plus製程與最新版本的5奈米 FinFET製程認證。受到全球領先半導體業者信賴的類比、混合訊號和射頻(RF)晶片設計的驗證結果,都將能藉由導入AFS平台來驗證其採用最新台積電技術設計的晶片而獲益。

Mentor的IC部門執行副總裁Joseph Sawicki表示,Mentor很榮幸能與台積電合作並繼續提供關鍵技術,讓我們的客戶可以更快地把IC創新推向市場。今年,台積電和Mentor攜手提供解決方案,為我們的共同客戶提供越來越多的設計途徑,以便能夠快速為行動、高效能運算、汽車、人工智慧和物聯網以及可穿戴市場開發晶片方案。

(工商 )

#台積電 #奈米 #設計 #功能 #工具