聯電(2303)繼全球最小的USB 2.0測試載具通過矽驗證後,宣布更先進的22奈米技術就緒;最新的特殊製程提供具競爭性的效能和從28奈米到22奈米的無縫接軌。

聯電今日(2日)表示,在使用USB 2.0測試載具首次並成功通過矽驗證之後,更先進的22奈米製程技術就緒。相較於一般的USB 2.0 PHY IP,用於驗證的USB測試載具所使用面積為全球最小,實際展現聯電的22奈米製程成熟度。新的晶片設計可使用22奈米設計準則或遵循28奈米到22奈米的轉換流程(Porting Methodology),無需更改現有的28奈米設計架構,因此客戶可放心地使用新的晶片設計或直接從28奈米移轉到更先進的22奈米製程。

聯電矽智財研發暨設計支援處處長陳元輝表示,聯電持續推出新的特殊製程技術,用以服務於5G、物聯網和車用的快速增長晶片市場。為客戶推出極具競爭力的22奈米製程技術,主要提升性能、面積和易於設計的先進技術。

聯電的22奈米製程與原本的28奈米高介電係數/金屬柵極製程相比,優勢在縮減10%的晶粒面積、擁有更佳的功率效能比,以及強化射頻性能等特點。另外也提供與28奈米製程技術相容的設計規則和相同的光罩數的22奈米超低功耗(22uLP)版本,以及22奈米超低洩漏(22uLL)版本。22奈米製程平台擁有基礎元件IP支援,為市場上各種半導體應用,包括消費性電子的機上盒、數位電視、監視器、電源或漏電敏感的物聯網晶片(附帶藍牙或WiFi)和需要較長電池壽命之可穿戴式產品。

(時報資訊)

#奈米 #設計