搜尋結果
以下是含有矽晶設計的搜尋結果，共26筆
-
聯電與Cadence毫米波參考流程 達成一次完成矽晶設計
聯電（2303）與全球電子設計創新領導廠商益華電腦（Cadence Design Systems，Inc.）於30日宣布雙方合作經認證的毫米波參考流程，成功協助亞洲射頻IP設計的領導廠商聚睿電子（GearRadio Electronics），在聯電28HPC+製程技術以及Cadence射頻（RF）解決方案的架構下，達成低噪音放大器（LNA）IC一次完成矽晶設計（first-pass silicon success）的非凡成果。
-
《半導體》聯電合作Cadence解決方案 助攻客戶產品研發
晶圓代工廠聯電(2303)與EDA大廠益華電腦（Cadence）今（30）日宣布，雙方合作經認證的毫米波（mmWave）參考流程，成功協助亞洲射頻IP設計廠聚睿電子，在聯電28HPC+製程技術及Cadence射頻（RF）解決方案架構下，一次完成低噪音放大器IC矽晶設計成果。
-
《科技》針對台積電N6RF製程 新思推最新RF設計流程
為因應日益複雜的RFIC設計要求，新思科技(Synopsys)宣佈，針對台積電(2330)N6RF製程推出最新的RF設計流程，此為新思科技與安矽斯科技(Ansys)和是德科技(Keysight)共同開發的最先進RF CMOS技術，可大幅提升效能與功耗效率。該流程可協助其共同客戶實現5G晶片的功耗與效能優化，同時加速設計效率，從而加快產品的上市時程。
-
IP股、IC設計股及矽晶圓 領軍半導體股反彈
台股五一連假期間，費城半導體股上周五大跌4.47％，本周一（2日）強彈3.51％，等於是連假休市，美費半指數小跌，台股半導體指數今（3）日先堅後軟，類股指數呈現小跌，不過，盤面上包括矽智財（IP）、IC設計股及矽晶圓等領漲。
-
《半導體》新思助攻 群聯設計周轉時間減3倍
新思科技今(19)日宣布，其簽核工程變更指令(engineering change order，ECO)解決方案Tweaker ECO，獲群聯(8299)導入使用，成功加速群聯新世代大型設計的設計周轉時間(turnaround time)。這項突破性技術讓群聯將晶片設計周期的ECO迭代(iteration)減少50%，並將ECO周轉時間縮短3倍。
-
進軍晶圓代工 迎戰台積電 英特爾推出生態系聯盟
英特爾晶圓代工服務（IFS）今日宣布推出加速器，成為一個全方位的生態系聯盟，協助晶圓代工客戶將他們的發想概念實作至矽晶產品。透過橫跨電子設計自動化（EDA）、智慧財產（IP）和設計服務等一系列業界領先公司的深度合作，IFS加速器利用業界中最佳功能，協助推升客戶在英特爾晶圓代工製造平台上的創新。
-
進軍晶圓代工 迎戰台積電 英特爾推出生態系聯盟
英特爾晶圓代工服務（IFS）今日宣布推出加速器，成為一個全方位的生態系聯盟，協助晶圓代工客戶將他們的發想概念實作至矽晶產品。透過橫跨電子設計自動化（EDA）、智慧財產（IP）和設計服務等一系列業界領先公司的深度合作，IFS加速器利用業界中最佳功能，協助推升客戶在英特爾晶圓代工製造平台上的創新。
-
《科技》新思、台積電晶片創新 打造高品質IP
為促進晶片創新，使設計人員能快速達成複雜的高效能運算(HPC)和行動SoC的成功開發，新思科技宣佈與台積電(2330)合作，針對台積電N4P製程開發廣泛的DesignWare介面與基礎IP組合，此次合作讓設計人員得以取得高品質IP，以符合台積電最先進製程對設計和專案時程的嚴苛要求，同時達到效能、功耗、面積、頻寬和延遲性的最佳化。
-
群益證券本周看好IC設計、矽晶圓等五類股
台股累計今年初開盤迄6月18日共108個交易日，集中市場總成交值為44兆5476.81億元，市場日均值為4124.79億元，股票成交量週轉率為108.60％。群益證券本周看好五大題材類股，包含：IC設計股、矽晶圓股、晶圓代工股、外銷績優股、航運貨櫃及散裝股等，看本周台股指數區間為17000～17700點。
-
《盤後解析》矽晶圓聯手IC設計 台股再創新高
美股4大指數齊跌，台股今日小幅開低，早盤傳產、原物料個股賣壓出現，指數震盪狹盤，盤中IC設計跌深反彈、矽晶圓廠中美晶(5483)、合晶(6182)等強勢鎖在漲停板，喚醒多頭人氣，推升指數由黑翻紅並不斷向上攀高，終場上漲60.59點，收在全場最高17323.87點，續創歷史新高，成交值4396.69億元，OTC今日漲幅相對大盤強勢，收在213.62點，上漲2.14點，成交值為873.95億元。
-
《科技》新思＋台積電＋微軟 三強聯手加快SoC流程
新思科技宣佈，與台積電(2330)、微軟合作，完成用於雲端環境、具備開創性與高度可擴展性的時序簽核流程(timing signoff flow)，這項長達數個月、集合三方合作夥伴的大規模合作案，有效加速新一代系統單晶片(SoCs)的簽核路徑，利用微軟Azure平台上的新思科技PrimeTime靜態時序分析和StarRC寄生萃取(parasitic extraction)可大幅提升簽核流程的產出量。
-
不用上機買！華航eMall開賣矽緻折疊杯
華航重視環保永續，開賣「矽緻摺疊隨行杯」，獨特矽晶杯身浮凸設計及色彩，即日起於eMall開放預購，一組雙入原價1,000元，6月30日前促銷價只要900元；華夏會員可使用哩程折抵方案，每1,000哩等同新台幣90元，最高可折抵單項商品總件數金額10％。
-
《科技》加速SoC設計 新思針對台積電5奈米推IP組合
新思科技宣布，針對運用於高效能運算系統單晶片(SoC)的台積電5奈米製程技術，推出業界最廣泛的高品質IP組合，該產品預計在本季末上市。
-
新思、台積合作 加速新產品設計
新思科技近日宣布，運用於台積公司N6及N5製程技術的數位與客製化設計平台已取得認證。新思科技與台積公司的長期合作加快了高效能運算（HPC）、行動、5G和AI晶片設計等關鍵垂直市場的新一代產品設計。
-
《科技》業界第一 新思推800G乙太網路驗證IP
新思科技宣布，針對800G乙太網路推出業界第一個驗證IP(verification IP，VIP)和通用驗證方法(Universal Verification Methodology，UVM)原始碼測試套件。
-
《科技》新思用於台積7奈米FinFET製程IP，獲逾250個Design Wins
新思宣布，其用於台積電(2330)7奈米製程技術的DesignWare邏輯庫、嵌入式記憶體、介面和類比IP已獲得超過250個設計的選用(design wins)，目前已經有近30家半導體廠商選擇了新思7奈米DesignWare IP解決方案，為行動、雲端運算及汽車等各式應用提供高效能、低功耗的系統晶片(SoCs)，由於達成多項客戶矽晶設計成功，DesignWare IP獲得廣泛的採用，也因此設計人員在整合IP時能更具信心，並大幅降低SoC整合的風險。
-
Cadence與台積電合作 加速5奈米FinFET創新
電子設計自動化（EDA）大廠益華電腦（Cadence Design Systems）宣佈已與台積電合作，實現顧客在行動高效能運算（HPC）、5G和人工智慧（AI）應用領域的新一代系統單晶片（SoC）設計上的台積電5奈米FinFET製程技術製造交付。
-
台積電推出5奈米設計架構完整版本
晶圓代工龍頭台積電（2330）宣布，在開放創新平台（OIP）之下推出5奈米設計架構的完整版本，協助客戶實現支援下一世代先進行動及高效能運算應用產品的5奈米系統單晶片（SoC）設計，目標鎖定具有高成長性的5G與人工智慧（AI）市場。電子設計自動化（EDA）及矽智財（IP）領導廠商與台積電已透過多種晶片測試載具合作開發並完成整體設計架構的驗證，包括技術檔案、製程設計套件、工具、參考流程、以及矽智財。
-
台積5奈米明年量產 蘋果訂單在握
晶圓代工龍頭台積電5奈米已進入試產，專為5奈米量身打造的12吋晶圓廠Fab 18第一期工程將在下半年完成生產線建置及認證，明年上半年進入量產，蘋果首款5奈米A14應用處理器可說是訂單在握。
-
《半導體》台積5奈米試產，宣示技術領先
台積電(2330)5奈米製程領先業界進入試產階段。台積公司宣布，與開放創新平台夥伴合作，首推業界最完整的5奈米技術設計架構，將協助客戶實現下一世代的矽晶設計，支援先進的行動與高效能運算應用。