搜尋結果

以下是含有cadence的搜尋結果,共07

  • Cadence收購IN子公司AWR 5G RF通信再創新

    全球電子設計自動化(EDA)領導廠商益華電腦(Cadence Design Systems)與國家儀器(NI)共同宣布,就Cadence收購AWR Corporation達成最終協議。 \nAWR Corporation是美國國家儀器公司的全資子公司。AWR是高頻射頻(RF)EDA軟體技術的領先供應商,其專業的RF人才團隊也將在收購完成後加入Cadence。 \n同時,Cadence與NI達成策略合作協議,針對推動通訊領域的電子系統創新擴大合作。 \nAWR的軟體可以協助微波和射頻工程師為複雜的高頻RF應用設計無線產品。該技術適用於通訊、航太和國防、半導體、電腦及消費電子領域,可幫助客戶加速系統設計和產品開發週期,縮短從概念到生產的時間。 \nCadence總裁Anirudh Devgan表示,客戶在設計高速增長的5G、無線應用的通訊和雷達晶片、模組及系統時,面臨遽增的產品上市週期壓力,就需要設計、模擬和分析環境的無縫整合,來打造差異化產品並縮短設計週期。AWR的人才和技術將幫助Cadence開發更優化和更緊密整合的RF設計解決方案,從而加速系統創新,繼續推動Cadence智慧系統設計策略。 \n傳統的RF/微波設計流程極易出錯,造成生產力下降和效能損失,讓工程師面臨的巨大挑戰。AWR Design Environment設計環境將與Cadence Allegro PCB設計工具和業界領先的Virtuoso及Spectre平台無縫整合,幫助客戶實現RF IC的卓越設計。電磁和熱分析工具的設置和使用非常困難,常給工程師帶來了很多挑戰。為了解決這一問題,Cadence也同時整合了包括Clarity 3D電磁求解器、Celsius熱傳求解器和Sigrity PowerSI技術在內的Cadence系統分析工具。 \nAWR總經理Joseph E. Pekarek表示,RF/微波/毫米波應用需要業界領先的解決方案,才能實現設計首次通過,確保最優設計性能。加入Cadence後,我們將充分發揮Virtuoso和Allegro兩大設計工具平台的核心優勢,與AWR設計環境平台整合,為複雜IC、封裝和電路板提供最完整的解決方案。 \nAWR技術與Cadence運算軟體整合後的工作流程將與NI LabVIEW和PXI等模塊化儀器系統及半導體資訊平台緊密結合,構成全新的策略聯盟合作。 \n按照最終協議條款規定,Cadence將收購完成時支付約1.6億美元現金,且約110名AWR員工將加入Cadence。本次收購預計於2020年第一季完成,將需滿足慣例成交條件(customary closing conditions),其中包括申請獲得相關監管部門批准。

  • 《半導體》聯電、Cadence合作開發28奈米HPC+製程認證

    聯電(2303)今(6)日宣布,Cadence類比/混合信號(AMS)晶片設計流程已獲得聯電28奈米HPC+製程的認證。透過此認證,Cadence和聯電的共同客戶可以於28奈米HPC+製程上利用全新的AMS解決方案,去設計汽車、工業物聯網(IoT)和人工智慧(AI)晶片。 \n 聯電矽智財研發暨設計支援處處長林子惠表示,透過與Cadence的合作,結合Cadence AMS流程和聯電設計套件,開發了一個全面而獨特的設計流程,為在28奈米HPC+製程技術的晶片設計客戶提供可靠與高效的流程。 \n \n 上述完整的AMS流程是基於聯電的晶圓設計套件(FDK)所設計的,其中包括具有高度自動化的電路設計、布局、簽核和驗證流程的一個實際示範電路,讓客戶可在28奈米的HPC+製程上實現更無縫的晶片設計。 \n Cadence AMS流程結合經客製化確認的類比/數位驗證平台,並支持更廣泛的Cadence智能系統設計策略,加速SoC設計。AMS流程具有整合標準元件數位化的功能,適合數位輔助類比的設計,客戶可使用28奈米HPC+製程,開發汽車、工業物聯網和AI應用。 \n \n

  • Cadence類比/混合信號流程 獲聯電28奈米HPC+製程認證

    聯華電子今(6日)宣布Cadence類比/混合信號(AMS)晶片設計流程已獲得聯華電子28奈米HPC+製程的認證。透過此認證,Cadence和聯電的共同客戶可以於28奈米HPC+製程上利用全新的AMS解決方案,去設計汽車、工業物聯網(IoT)和人工智慧(AI)晶片。 \n此完整的AMS流程是基於聯電的晶圓設計套件(FDK)所設計的,其中包括具有高度自動化的電路設計、佈局、簽核和驗證流程的一個實際示範電路,讓客戶可在28奈米的HPC+製程上實現更無縫的晶片設計。 \nCadence AMS流程結合經客製化確認的類比/數位驗證平台,並支持更廣泛的Cadence智能系統設計策略,加速SoC設計的卓越性。 AMS流程具有整合標準元件數位化的功能,非常適合數位輔助類比的設計,是客戶使用28奈米HPC+製程,開發汽車、工業物聯網和AI應用的理想解決方案。 \n經過認證的完整AMS流程包括Virtuoso模擬設計環境(ADE),Virtuoso圖形編輯器,Virtuoso佈局套件,Virtuoso空間基礎繞線器,Spectre平行加速模擬器(APS),帶有整合Xcelium平行邏輯模擬引擎的Spectre AMS Designer,Voltus-Fi客制化電源完整性解決方案,Innovus實施系統,Quantus寄生效應萃取解決方案和物理驗證系統(PVS)。 該流程提供以下內容: \nCadence的客製化IC與PCB部門產品管理副總Wilbur Luo表示,Cadence與聯華電子合作,提供了經28HPC+技術認證的AMS整合設計流程,該技術基於Cadence業界領先的客制類比/數位和簽核以及驗證平台。此認證推動了SoC設計的卓越性,使得聯電的客戶得以利用最先進的功能工具組,進行電路設計、性能與可靠性驗證、自動佈局以及區塊和晶片整合,使他們能夠在汽車、工業物聯網和AI應用晶片設計上更有十足的把握。 \n聯華電子量產就緒的28奈米HPC+製程採用高介電係數/金屬閘極堆疊技術,廣泛支援各種元件選項,以提升彈性及符合效能需求,同時針對多樣的產品系列,例如應用產品處理器、手機基頻、Wi-Fi,數位電視/機上盒,毫米波等具備高介電係數/金屬閘極堆疊及豐富的元件電壓選項、記憶體位元組及降頻/超頻功能,有助於系統單晶片設計公司推出效能及電池壽命屢創新高的產品。 \n聯華電子矽智財研發暨設計支援處林子惠處長表示,透過與Cadence的合作,結合Cadence AMS流程和聯電設計套件,開發了一個全面而獨特的設計流程,為我們在28奈米HPC+製程技術的晶片設計客戶提供可靠與高效的流程。憑藉此流程的功能優勢,提供用戶詳細說明,以利客戶透過聯華電子的流程提升生產力,可更快地將下一代的創新產品推向市場。

  • Cadence與台積電合作 加速5奈米FinFET創新

    電子設計自動化(EDA)大廠益華電腦(Cadence Design Systems)宣佈已與台積電合作,實現顧客在行動高效能運算(HPC)、5G和人工智慧(AI)應用領域的新一代系統單晶片(SoC)設計上的台積電5奈米FinFET製程技術製造交付。 \n憑藉著雙方的攜手努力,Cadence數位、簽核與客製/類比工具業已獲得設計規則手冊(DRM)及SPICE v1.0認證,並且Cadence IP也已可配合台積電5奈米製程。具備整合式工具、流程及方法的對應製程設計套件(PDK)現已可供於傳統及雲端環境使用。此外,共同顧客業已利用Cadence工具、流程及IP完成多項台積電5奈米製程技術的完全製造開發的下線。 \n台積電的5奈米製程率先業界利用極紫外線(EUV)微影達到製程簡化的效益,而Cadence的全面整合數位實現與簽核工具流程也已取得此項製程的認證。Cadence全流程包括Innovus實現系統、Liberate Characterization Portfolio、Quantus萃取解決方案、Tempus時序簽核解決方案、Voltus IC電源完整性解決方案及Pegasus驗證系統。 \n針對台積電5奈米製程技術優化的Cadence數位與簽核工具提供關鍵層EUV和相關新設計規則支援,協助共同顧客減少重複並達成性能、面積與功耗(PPA)改良。5奈米製程的最新提升包括運用Genus合成解決方案的預測性辨識通路銅柱合成架構以及在Innovus實施系統和Tempus ECO中的細胞電遷移(EM)處理用腳位存取控制走線方法,還有Voltus IC 電源完整性解決方案中的統計EM預算分析支援。新近取得認證的Pegasus驗證系統支援所有台積電實體驗證流程的5奈米設計規則,包括DRC、LVS及金屬填充。 \n台積電設計基礎架構行銷事業部資深協理Suk Lee表示,台積電5奈米技術為我們的顧客帶來業界最先進的技術,解決因應AI和5G崛起而不斷增加的運算能力需求。藉由與Cadence的密切合作,我們以最新技術協助顧客做出與眾不同的設計,並更快將設計上市。 \nCadence數位與簽核事業群資深副總裁暨總經理Chin-Chi Teng說,我們持續擴大與台積電的合作,促進5奈米FinFET採用,讓顧客能夠利用最新工具和IP創造先進製程設計。我們的研發團隊特別用心於新功能的開發以及性能改善,因此我們的數位與簽核及客製/類比工具和IP能夠協助顧客達成一次完成矽晶設計,並在積極的時程內達成終端產品上市的目標。

  • 聯手Cadence 國研院加速AI晶片開發

     國家實驗研究院晶片系統設計中心(CIC)昨(22)日宣布,與益華電腦(Cadence Design Systems Inc.)合作,使用Cadence提供設計驗證加速模擬平台,加速推動新一代AI晶片開發與培植產業人才,每年提供給50~100個團隊使用。 \n 國研院副院林盈達指出,AI產業需要建構完整的ecosystem,並讓技術成熟到足以進入產業。國研院晶片中心計畫在今年中旬成立AI實驗室,預計將有50~100個AI計畫和半導體射月計畫的案子,能夠使用AI實驗室。 \n 林盈達表示,AI牽涉複雜的運算,晶片設計也非常複雜,因此要透過硬體來做驗證,國研院與Cadence合作的平台將建構在Cadence Palladium硬體加速及系統化的驗證方法,大幅縮短晶片系統驗證時間,進一步加速晶片開發流程,並提升軟、硬體整合品質。 \n Cadence全球副總裁暨亞太區總裁石豐瑜指出,雖摩爾定律仍在運行中,但速度減緩,代表著挑戰更大,必須從晶片設計上解決複雜的問題,而且現在AI應用幾乎是百花齊放,在各種領域都有發展空間。 \n Cadence與國研院為讓學術界更快速進行晶片開發,雙方將合作建置AI晶片的設計驗證環境,導入形式驗證平台(Formal Verification),包括晶片模擬、擬真、除錯與驗證,強化驗證功能的正確和完整性,並提高晶片的成功率,這將有助於培育校園AI種子,奠定晶片開發基礎。

  • 《半導體》日月光攜手益華,推系統級封裝EDA方案

    《半導體》日月光攜手益華,推系統級封裝EDA方案

    封測大廠日月光(2311)因應扇出型基板上晶片(FOCoS)多晶粒封裝的設計與驗證挑戰,宣布攜手電子設計廠益華(Cadence)推出系統級封裝(SiP)EDA解決方案,設計人員藉此能大幅減少重覆修改、提升生產力,並縮短設計、驗證高複雜度SiP封裝設計時間。 \n \n日月光表示,此套解決方案是由系統級封裝智慧設計(SiP-id)的設計套件及新方法所組成的平台。SiP-id為功能增強的參考設計流程,包含Cadence提供的IC封裝與驗證工具,新平台則將晶圓級、封裝級及系統級的設計需求,整合到統一、自動化的流程中。 \n \n日月光指出,過去IC封裝工程師利用標準EDA設計工具,再結合無須嚴格定義的設計規則,便能為其封裝元件進行布局設計。然而,此作法在設計今日的先進多晶粒封裝時,將面臨諸多限制。 \n \n日月光與益華密切合作,利用功能增強的Cadence IC封裝與驗證工具,為日月光的先進IC封裝技術打造包含設計套件、平台及簡化、自動化的參考設計流程,針對SiP及先進扇出型封裝(Fan-Out)的設計與驗證,提供更全面性的做法。 \n \n日月光表示,若以一個具備高接腳數晶粒的典型案例為例,與現有以手動操作的工具相比,利用SiP-id與相關參考流程和平台的封裝工程師,設計所需時間可從超過6小時,縮短到僅需17分鐘。 \n \n日月光集團研發中心副總經理洪志斌表示,集團致力建構完整SiP生態系統,包括EDA供應商在內的整體供應鏈夥伴,來強化設計與製造服務。SiP-id是與益華成功合作的重要典範,將為先進封裝與系統級設計在市場上開啟更多機會,加速客戶產品上市時程。 \n \n益華資深副總裁暨客製化IC與PCB事業部總經理Tom Beckley表示,先進封裝技術可延續摩爾定律,是公司系統設計實現策略的重要環節。此次與日月光合作,預期透過提供SiP設計的最佳化平台,將能為益華與日月光的共同客戶帶來顯著效益。

  • 《半導體》創意攜手Cadence,整合三頻AFE IP及WiGig

    創意(3443)達成先進28奈米CMOS製程的晶粒上,整合三頻類比前端(AFE)IP與WiGig(IEEE 802.11ad)的尖端晶片設計,此晶片實現完整的數位邏輯與類比電路整合,並達到首次流片成功(first-silicon success)。創意採用Cadence三頻AFE IP以取樣速度能達3.5 GSPS(Giga- samples per second,GS/s),可使終端客戶節省了1年以上的整體開發時間。 \n 創意表示,WiGig規格能實現幾近臨場感覺的未壓縮HDTV內容串流,且儼然是能夠讓電視娛樂環境免除HDMI線困擾的創新領導技術,也具備卓越的彈性能夠讓HDTV經驗擴展於其他領域。依據研究機構ABI Research指出,2018年具備802.11ad的晶片組出貨量將達到15億顆以上。 \n \n 創意指出,三頻AFE IP包括WiGig(802.11ad)與Wi-Fi(802.11n或802.11ac),能實現每秒3.5GS的產出率,以支援未壓縮HDTV視訊,AFE IP具備嶄新的雙類比至數位轉換器(ADC)、雙數位至類比轉換器(DAC)、鎖相迴路迴路(phase-locked loop,PLL)、振盪器與快速喚醒功能,此款IP為客戶提供絕佳彈性,能夠建立物聯網(IoT)、平板電腦、PC,分享式工作站、媒體匯流排、網路附掛裝置(NAS)、電視機上盒與數位/HDTV等應用專屬的SoC。 \n 創意全球業務副總經理黃耀林表示,無線網路市場不斷地快速發展,帶動更高的產能需求,由於Cadence提供了完整晶片驗證的AFE IP,且性能超越了介面的效能要求,因此公司遂選擇與Cadence在此一新興市場領域進行合作。 \n \n

回到頁首發表意見