台积衝3奈米 启动EUV改善计画

由于3奈米晶圆代工价格过高恐影响客户制程微缩速度，为了在明年之后加速客户5奈米产品线转换至3奈米，并维持先进制程依循摩尔定律推进轨道，设备业界透露，台积电将启动EUV持续改善计画（Continuous Improvement Plan，CIP），希望在略为增加晶片尺寸的同时，减少先进制程EUV光罩使用道数，以降低3奈米「曲高和寡」问题。

台积电近几年扩大採购EUV曝光机，下半年5奈米产能全开，包括苹果A15应用处理器及M1X／M2电脑处理器、联发科及高通新款5G手机晶片、超微Zen 4架构电脑及伺服器处理器等将陆续导入量产。台积电为了维持技术领先，由5奈米优化后的4奈米将在明年进入量产，全新3奈米也将在明年下半年导入量产，然而客户端对于延长使用4奈米或採用全新3奈米态度摇摆，关键差别在于EUV光罩层数多寡决定了晶圆代工价格高低。

业者分析，EUV曝光机价格愈来愈高，下半年即将推出的NXE：3600D价格高达1.4～1.5亿美元，产出吞吐量每小时可达160片12吋晶圆，与上代机型相较增加幅度不大。而由制程上来看，4奈米主要是以5奈米进行优化，EUV光罩层大约在14层以内，但3奈米预计将採用25层EUV光罩层，所以3奈米晶圆代工价格恐怕上看3万美元，并不是所有客户都愿意买单。为了降低客户产品线由5奈米向3奈米推进速度放缓的疑虑，台积电启动EUV CIP计画改善制程，希望透过减少EUV光罩层使用道数及相关材料，例如将3奈米的25层EUV光罩层减少至20层。设备业者指出，虽然晶片尺寸将因此略为增加，但若计画成功可以有效降低生产成本及晶圆价格，加快客户产品线转向3奈米。