《半导体》联发科用AI加速IC设计开发时程 国际发声

该论文提出多目标强化学习的晶片摆置设计法，弹性超越Google之前于Nature期刊发表的演算法，更适用于多目标如功耗、效能和面积的晶片设计最佳化，可能够在降低开发成本、缩短开发时间、提升晶片性能等方面发挥重大效用，该技术已商用在联发科技行动通讯的天玑系列，也会广泛运用在其他产品线上。

联发科晶片设计研发本部群资深副总经理蔡守仁表示，联发科追求技术领先，光去年就投入960亿元台币于前瞻技术研发，并长期与国际顶尖大学及学者合作投入前瞻领域研究。联发科技跨足尖端技术，也因此在既有的EDA工具外，选择运用AI辅助特定环节的晶片设计，帮助设计人员提高效率并自动执行最佳化任务，让智慧化的EDA工具变成工程师的好助手。此次自研的方法让联发科技天玑 系列产品在功率、性能、晶片面积及时程PPAS(Power/Performance/Area/Schedule)等指标条件达到比传统方式更好的成果，也推动AI的研究及应用在IC设计上更为普及。

此次联发科携手合作伙伴，提出用于先进制程，且融合AI和传统EDA的纯无人晶片摆置方案，能按照电路设计者的偏好自动设计出相对应的电路，颠覆过往必须由设计者手动适应EDA工具的流程，释放设计者更多的创作力，将EDA工具的潜力往前推进一大步。

本次成果除了合作伙伴的参与外，联发科及其集团辖下的前瞻技术研究单位联发创新基地在基础与应用研究并重之下，持续探索AI运用突破与创新机会，频频打入国际级研究领域行列。