三星为了与台积电竞争大绝尽出,根据《韩国经济日报》报导,三星计画採用最新「背面电轨」(BSPDN,又称「晶背供电」)晶片制造技术,能让2奈米晶片的尺寸,相比传统前端配电网络(PDN)技术缩小17%。
三星代工制程设计套件(PDK)开发团队副总裁Lee Sungjae近期向大眾揭露BSPDN细节,BSPDN相较于传统前端配电网络,可将晶片效能、功率分别提升8%、15%,而且三星预定在2027年量产2奈米晶片时採用BSPDN技术。
BSPDN被称为次世代晶圆代工技术,该技术主要是将电轨置于硅晶圆被面,进而排除电与讯号线的瓶颈,以缩小晶片尺寸。
先进制程竞赛白热化,英特尔则预计今年将BSPDN应用在英特尔20A(相当于2奈米节点)的制程上,该公司称该技术为「PowerVia」。台积电则计画在2026年底左右,对1.6奈米以下制程导入BSPDN。
Lee Sungjae也公布次世代GAA制程的计画及晶片效能,三星将在今年下半年量产基于第二代环绕式闸极(GAA)技术(SF3)的3奈米晶片,并将GAA导入2奈米制程。SF3相比第一代GAA制程,晶片效能和功率提升30%、50%,晶片尺寸亦缩小35%。
发表意见
中时新闻网对留言系统使用者发布的文字、图片或檔案保有片面修改或移除的权利。当使用者使用本网站留言服务时,表示已详细阅读并完全了解,且同意配合下述规定:
违反上述规定者,中时新闻网有权删除留言,或者直接封锁帐号!请使用者在发言前,务必先阅读留言板规则,谢谢配合。