《半导体》益华推一把 创意首款台积电3奈米制程晶片达阵

益华Cadence Innovus设计实现系统高精确度的GigaPlace布局引擎为创意提供了对台积点FINFLEX单元行布局的支持与脚位接取等，以实现台积电3奈米制程设计法则检查(DRC)收敛。另外，最先进的GigaOpt引擎透过台积电3奈米元件库进行最佳配置，同时平衡不同的元件使用率来优化设计。Innovus设计实现系统更具备了大规模平行架构，结合了完善的NanoRoute引擎，让创意能够及早在设计流程初期，就能解决讯号完整性问题，同时提升布线后的设计相关性。

创意设计服务单位中心资深副总经理林景源博士表示，创意是先进晶片解决方案的市场领导者，服务于AI、HPC、5G、工业和其他新兴领域，不断投资先进技术对创意非常重要，创意选择Cadence Cerebrus智慧晶片设计工具，正是因为其与更广泛的数位流程相互结合，透过AI技术帮助创意实现更快设计周转，同时又能提升PPA表现。此外，Innovus设计实现系统帮助创意完成了第一款3奈米晶片，使团队能够加速创建高性能、低功耗的HPC设计。

益华Cadence Cerebrus与完整的Cadence数位产品线相结合，有助于为创意电子大幅提升功耗、性能和面积(PPA)的表现，并在5奈米CPU设计上藉由合成、设计实现到签核的完整数位全流程，从而优化设计团队的生产力。Cadence Cerebrus的独特之处在于以AI强化学习引擎，可自主优化创意的设计流程，使团队能加快上市时间。