智原營運長林世欽表示，相較於以LUT單元來實現邏輯設計電路的FPGA，採用標準元件的ASIC少了相對多餘的電路，提供較高的效能且減少不必要的功耗。智原為客戶降低整合風險以加速上市時程，加上智原的長期供貨承諾，相信這個FPGA-Go-ASIC解決方案將協助客戶無後顧之憂地搶佔市場商機。
智原累積數十年SoC與IP經驗，熟悉上億閘級(gate-count)的高複雜度SoC設計與製程特性，搭配自有IP及Arm或RISC-V處理器，可快速整合並降低成本，有效率地將FPGA設計轉換為ASIC晶片。由於ASIC的電路設計效率較高，採用較成熟製程即可達到系統所需的效能，例如將FinFET製程的FPGA轉換至40奈米或28奈米；同時，智原IP客製化的能力可滿足不同IP配置(configuration)的需求，將多個FPGA設計整合為單晶片ASIC，大幅降低系統BOM成本、晶片封裝及PCB尺寸與功耗。
發表意見
中時新聞網對留言系統使用者發布的文字、圖片或檔案保有片面修改或移除的權利。當使用者使用本網站留言服務時，表示已詳細閱讀並完全了解，且同意配合下述規定：
違反上述規定者，中時新聞網有權刪除留言，或者直接封鎖帳號！請使用者在發言前，務必先閱讀留言板規則，謝謝配合。